PLECS PIL

Run your Processor in the Loop

PLECSのPILパッケージは、PLECS StandaloneまたはPLECS Blocksetで「プロセッサ・イン・ザ・ループ:Processor-In-the-Loop (PIL) 」を実行するためのツールです。

プレックスのPILパッケージの図

PLECSのPILパッケージを使用することによって、組み込みハードウェア上に実装された制御用Cコードを、仮想空間上のPLECSモデルで実行することが可能になります。

なぜPILが必要なのでしょうか?

技術者が組み込みアルゴリズムを開発する場合、しばしば、Cコード全体またはその一部を、回路シミュレータ上で実行し、動作テストをします。 PLECSの、C言語/DLLブロックを適用することによって、実装するCコードの動作を簡単に、仮想空間上で動作検証することが可能ですが、 このような手法は、「ソフトウェア・イン・ザ・ループ:Software-in-the-loop (SIL)」と呼ばれています。 SILシミュレーションでは、組み込み用ソースコードをシミュレーションツールの動作環境(例:Win64)でコンパイルし、組み込み用アルゴリズムを実行します。

一方、PILシミュレーションでは、制御アルゴリズムを実際の組み込みハードウェア上で実行します。 電力変換器のセンサーからの信号を読み込む代わりに、シミュレーションツールで算出された値が、入力信号として組み込みアルゴリズムに適用されます。 同様に、組み込みプロセッサ上で実行された制御アルゴリズムの出力信号は、仮想環境であるシミュレーションモデルへフィードバックされます。 シミュレーションモデルから組み込み用コードが自動的に生成される場合、SILとPILの双方で関連したモデルをテストすることになります。

SILと比べたPILの主な利点は、PILによる動作検証の場合、コンパイルされたコードが、実際のマイコン(MCU)上で実行されることです。 これによって、オーバーフロー、キャスティングエラー等の、特定のプラットフォームに依存した、ソフトウェアのエラーを検出することが可能になります。 PILでは制御アルゴリズムをリアルタイムで実行することはできませんが、制御タスクは、2つのシミュレーションステップ間で実行されます。 そのため、PILシミュレーションでは、ジッター、リソースの欠落等を含む、御アルゴリズムのマルチスレッディング化に関連した潜在的問題を検出/解析することが可能です。

PILには、なにが含まれていますか?

PLECSのPILパッケージには、PILブロック、PILターゲットマネージャー、精密ペリフェラルモデルライブラリが実装されています。

組み込みプロセッサ用には、フレームワークライブラリおよび適用事例が用意されていますので、簡単に対象とするプロジェクトへ、PIL機能を適用することが可能です。

サポート組み込みプロセッサ

PLECSのPILパッケージでは、下記に示すマイコン(MCU)をサポートしています:
skip_nextTI C2000 Family(最新版Delfinoデュアルコアプロセッサを含む)
skip_nextST STM32F4 シリーズ
skip_nextMicrochip dsPIC33F (MCバージョン)

Plexim社は、TIデザインネットワークのメンバーです。
プレックスのPILパッケージの図

PLECSのその他の製品については以下をクリックしてください。

ダウンロード

・PLECS関連のユーザマニュアル(英文版および弊社による日本語訳版)
・PLECS関連のチュートリアル動画(英語版および弊社による日本語字幕付き)
・弊社で作成したデモ動画
・その他サンプルファイルなど